一、个人信息

姓名：邢庆宇    籍      贯：山东兖州
民族：汉族       出生年月：2004年7月
手机号码：+86 13863752142
电子邮箱：[email protected]

二、个人能力及特长

• 计算机：①熟练使用C++、Python进行算法及系统开发，②熟练使用Verilog进行RTL设计和FPGA应用，了解ASIC综合与STA流程
• 工程经验：具备整体系统设计与实现能力，涵盖数据管理、网络传输与计算架构实践；获一项实用新型专利、软件著作权授权
•   外语水平：CET-4/6通过，熟练阅读英文技术文档与论文
• 文体特长：具声乐、钢琴和萨克斯等音乐基础，风景摄影爱好

三、教育背景

2019.09–2022.06    山东省济宁市兖州区第一中学

2022.09–2023.08    山东科技大学海洋科学与工程学院海洋技术系
2023.09至今    山东科技大学电子信息工程学院电子信息科学与技术系

• GPA: 3.6/4.0
• 主修课程：C++程序设计（91，96），Java程序设计（100），计算机网络技术与应用（92），模拟电子技术（98），电工学（95），数字集成电路设计（95）

四、项目经历

2023.06–2024.12    数据库系统实现（CMU 15-445）

• 使用Modern C++实现数据库核心模块（Buffer、B+Tree、2PL），支持索引与事务
• 设计LLM驱动的AI2SQL子系统，实现自然语言/图形交互到SQL的结构化生成，并嵌入数据库执行框架
• 基于LoRA参数微调与运行时Schema注入，结合Few-shot示例增强模型能力

2024.02–至今    Yxom Network（AS215502）网络自治系统    Network Operations Center (NOC)

• 负责自治系统AS215502的建设与运营（RIPE NCC 分配），作为教育与试验网络参与公网BGP互联
• 实施BGP策略控制（LocalPref/Communities）和RPKI/IRR过滤，优化路由安全和路径选择
• 在亚太、欧洲、北美设有PoP出现点，开放BGP Peering，维护IPv4前缀1,100,000+、IPv6前缀250,000+，共1,350,000+全球路由条目（DFZ）

2024.09–至今    计算架构与硬件加速系统设计

• 基于Verilog设计五级流水MIPS CPU并完成FPGA验证，理解流水线与冒险处理机制
• 将RSA、SRT除法与FFT等算法（Verilog/HLS）进行硬件算子级实现，具备ASIC综合与STA流程经验
• 设计基于RO-PUF的安全启动机制与BFV边端同态加密加速，并集成LoongArch SoC顶层

五、所获奖励

• 2025.08    获2025年“TI”杯全国大学生电子设计竞赛山东赛区二等奖，电路模型探究装置
• 2025.06    获第九届全国大学生集成电路创新创业大赛中部赛区二等奖，龙芯中科杯
• 2024.12    获2024华为开发者大赛学生赛道全国一等奖
• 2024.06    获第八届全国大学生集成电路创新创业大赛中部赛区三等奖，航天微电子杯
• 2024.06    获2024年一带一路暨金砖国家技能发展与技术创新大赛集成电路设计与应用赛FPGA赛道山河赛区一等奖

六、自我评价

本人具备扎实的计算机系统基础，在软件系统、分布式网络与计算架构等方向形成了系统理解与实践经验。关注大模型系统与人工智能基础设施方向，希望在研究生阶段深入探索AI系统架构与高性能智能计算，从数据管理、分布式通信与计算加速等层面优化模型效率与系统性能